46802PatSIE
 この特許は以前にも取り上げている物ですが、“出願しても登録しなければ~”と言い募る携帯機後継機否定派がいたんですよね。
 といってもPSVita後継機は実在すると断言出来るという物でもないのですが、否定派の方はとにかく出ないから出ないと言い張る気でしょうか。

スポンサーリンク


via 本日の当ブログゲーム速報記事コメント欄より。

[J-PlatPat: 特開2017-68804(P2017-68804A) - 情報処理装置、アクセスコントローラ、および情報処理方法]

(57)【要約】
【課題】SSDを用いた情報処理においてデータアクセスを効率化する。
【解決手段】書き込み処理における粒度が異なる2つのアドレス空間を準備する。第1アドレス空間は例えば読み出し処理の粒度と等しい細かい粒度とし、第2アドレス空間はそれより粗い粒度とし、それに対応するデータはフラッシュメモリ20の連続した領域に格納する。第2アドレス空間のアドレス変換テーブルはサイズが小さいためフラッシュコントローラのSRAM24全体を格納し、第1アドレス空間のアドレス変換テーブルはSRAM24にその一部をキャッシュして参照する。

46802PatSIE1

 …という特許なのです!(わかってない)

 何となくだと、SRAMに読み出したデータをキャッシュすることでSSDのアドレス変換テーブルをコンパクトにすることが出来、またそのSRAMとメモリコントローラにSSDとのやり取りを任せることで、メインメモリの帯域やCPUの処理能力を食い潰すことを避ける事が出来る?

【0036】
次に本実施の形態におけるホストユニット12について説明する。フラッシュメモリ20は、それを構成するNANDデバイスのそれぞれが実現可能な読み出し時の伝送レートがHDD1台より大きく、レイテンシはHDDの1/10以下である。大容量のSSDは多数のNANDデバイスを搭載するため、HDDと比べて飛躍的に高い伝送レートを実現できる。しかしながら大部分のSSDは、フラッシュコントローラにおけるホストインターフェースがボトルネックとなり、デバイス自体の高い伝送レートを活用しきれない。

 (中略)

【0041】
このようにNANDフラッシュデバイス単体でみると飛躍的に向上する伝送レートも、HDDのために設計されたシステムに組み込むことにより生じる様々なボトルネックにより、それを活かしきれないことが多い。これらの様々なボトルネックを緩和するため、本実施の形態では、従来のファイルシステムに加えて高速アクセス用のソフトウェアスタックを設ける。従来のファイルシステムは、様々なストレージデバイスやネットワークファイルシステムに対応するために仮想ファイルシステムを介してアクセスされる。そのため上述のとおりメタデータが複数の階層にわたって構成され、目的とするファイルを読み出すまでに何度もメタデータを読み出す場合があった。

【0042】

本実施の形態では、フラッシュメモリに特化した高速アクセス用のソフトウェアスタックを設けることによりメタデータを単純化する。さらに本実施の形態では、従来のCPUに加え、当該ソフトウェアスタックを主に実行・制御する補助プロセッサを設け、暗号化/復号、改ざんチェック、データ伸張のためのハードウェアアクセラレータの制御についても当該補助プロセッサが担うことにより処理を分散させる。またフラッシュメモリにおけるデータ読み出しの単位を拡張し、かつ統一することにより効率的な読み出し処理を実現する。

【0043】
図4は、本実施の形態の情報処理装置の内部構成を示している。なお同図は、図1で示した情報処理装置10の内部構成のうち、ホストユニット12の構成を詳細に示したものである。したがってフラッシュメモリ20、フラッシュコントローラ18、システムメモリ14は図1で示したのと同様でよい。ただしフラッシュコントローラ18がLBAを物理アドレスに変換するためのアドレス変換テーブルは、上述のように粒度の異なる複数のアドレス空間で構成されてもよいし統一した粒度としてもよい。
46802PatSIE2

【0044】
ホストユニット12は、メインCPU30、サブCPU32、メモリコントローラ34がコヒーレントバス36で相互に接続された構成を有する。コヒーレントバス36にはさらに、IOコントローラ40およびアクセラレータ42が接続されたIOバス38が接続される。メインCPU30はフラッシュメモリ20に格納されたプログラムやデータをシステムメモリ14にロードし、それを用いて情報処理を行う。

【0045】
サブCPU32は上述のように、フラッシュメモリ20に対するデータアクセスのための処理を主に担う補助プロセッサである。サブCPU32はいわゆるエンベデッド・プロセッサに用いられるような、演算性能はメインCPU30には劣るがチップ面積が小さいプロセッサコアでよい。メインCPU30とサブCPU32の命令セットアーキテクチャやオペレーティングシステムは同じである必要はないが、メインCPU30とサブCPU32でシステムメモリ14に格納されたデータを共有できるように、両者はコヒーレントバス36で接続され、ページサイズも共通とする。

【0046】
サブCPU32は、メインCPU30から発行されたファイルの読み出し要求を、所定サイズのデータに対する読み出し要求に分割し、システムメモリ14に格納する。このように本実施の形態では、メインCPU30以外のハードウェアがフラッシュメモリ20に対するデータアクセスの主たる部分を遂行するとともに、ファイルへのアクセス要求の発行直後に読み出し単位を細かくする。これにより複数のNANDデバイスへの並列アクセスを可能にし、高い伝送レートを実現する。また読み出されたデータの内蔵SRAMへのバッファや、暗号化、改ざんチェックなどアクセラレータがなす処理と、データサイズの面で親和性を高くし、途中で処理が滞らないようにする。

【0047】
IOバス38には、暗号処理、データ改ざんチェック、データ伸張を行うアクセラレータ42が搭載される。それらはシステムメモリ14に格納されたデータを図示しないDMACにより読み出し、復号、改ざんチェック、データ伸張を施して、再びDMACによりシステムメモリ14に格納する。フラッシュコントローラ18は、ホストユニット12が発行したデータアクセスに係る命令をシステムメモリ14より読み出し、フラッシュメモリ20に対する読み出し/書き込み処理を行う。

 長いですね。
46802PatSIE3
 こんな感じで、この特許で想定されているシステムはデータのストレージとのやり取りの他に、現代のゲーム機では必須となったデータの暗号化などもサブCPUに任せる形態が想定されているようですし、HDD搭載システムは考慮に入っていない…
 つまりPS4次世代機のような据置機向けに発売された訳ではなさそうだ、という物になっています。

 実際的にはPS5が中間ストレージとなるSSDを搭載する場合にはこの特許が応用出来る可能性もありますが。

 携帯機にSSDを搭載する場合は消費電力とその発熱がネックになる訳ですが、アクセスを効率化して読み書きをそれぞれ一瞬で済ませられるようになれば比較的問題が軽減出来るかもしれませんしね。
 後の問題はコストですが、これはどうにもならない面もありどうなる事やら…
 特許にも“光学ドライブやネットワークからSSDにデータを読み込み~”みたいな話があるので、何かしら外部にあるストレージにデータを逃がせるようにして入れ替えしやすくするとか?

 まあPSVita後継機となるPS携帯機第3世代モデル略してPSP3(仮)が実在すればの話なんですが、どういう物になっているかは興味深い所ではありますね。
 HDD遅すぎ問題と同様メモリーカード遅すぎ問題も存在するため、あるならSSDを搭載している可能性は高いと思いますが…
 “外部ストレージ”に相当するメモリーカードとの間でSSDにインストールされているデータを入れ替え出来るようにすればある程度はましになるんでしょうか。

WD SSD 内蔵SSD M.2 512GB WD Black / PCIe Gen3 NVMe 8Gbs / 5年保証 / WDS512G1X0C
・WD SSD 内蔵SSD M.2 512GB WD Black / PCIe Gen3 NVMe 8Gbs / 5年保証 / WDS512G1X0C
(Amazon)
 .